

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-041580

(43)Date of publication of application : 19.02.1993

(51)Int.Cl.

H05K 3/46

(21)Application number : 03-221136

(71)Applicant : NITTO DENKO CORP

(22)Date of filing : 05.08.1991


(72)Inventor : WATANABE SEIICHI

(54) MULTILAYER CIRCUIT BOARD

(57)Abstract:

PURPOSE: To reduce a total thickness of a multilayer circuit board, to make the thickness uniform and to further improve reliability of insulating resistance, impedance control, etc., by combining a rigid base material and a flexible base material with an insulator.

CONSTITUTION: An inner layer material made of a glass epoxy both-side copper-plated laminated board 2 formed with circuits on both side surfaces, and an outer layer material made of one side copper-plated polyimide base materials 14, 15 formed with a circuit on one side surface, are laminated through adhesive sheets 9, 10 in a state that the circuit surfaces of the materials 14, 15 are directed outside, and a through hole plated part 17 bridged over the layers of a laminate is provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-41580

(43)公開日 平成5年(1993)2月19日

(51)Int.Cl.⁵

H 0 5 K 3/46

識別記号

庁内整理番号

F I

技術表示箇所

L 6921-4E

N 6921-4E

G 6921-4E

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-221136

(22)出願日

平成3年(1991)8月5日

(71)出願人 000003964

日東電工株式会社

大阪府茨木市下穂積1丁目1番2号

(72)発明者 渡辺 誠一

大阪府茨木市下穂積1丁目1番2号 日東
電工株式会社内


(74)代理人 弁理士 西藤 征彦

(54)【発明の名称】 多層回路基板

(57)【要約】

【目的】 絶縁体にリジッド基材とフレキシブル基材とを組み合わせることにより、多層回路基板の総厚の減少と厚みの均一化を図り、さらに絶縁抵抗やインピーダンスコントロール等の信頼性の向上を図る。

【構成】 両面に回路形成されたガラスエポキシ両面銅張積層板2からなる内層材と、片面に回路形成された片面銅張ポリイミド基材14、15からなる外層材とが、接着シート9、10を介して、上記外層材14、15の回路面を外側に向けた状態で積層され、上記積層体の各層にまたがるスルーホールメツキ部17が設けられている。



1: 4層回路基板

2: 両面銅張積層板

9,10: 接着シート

14,15: 片面銅張ポリイミド基材

17: スルーホールメツキ部

【特許請求の範囲】

【請求項1】 両面に回路形成されたリジッド基材からなる内層材に、片面に回路形成されたフレキシブル基材からなる外層材が、接着剤を介して、上記外層材の回路面を外側に向けた状態で積層され、上記積層体の各層にまたがるスルーホールメツキ部が設けられていることを特徴とする多層回路基板。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 この発明は、電子機器等の部品として用いられる多層回路基板に関するものである。

【0002】

【従来の技術】 ビデオカメラ等の民生電子機器のメイン回路基板やコンピュータのマザーボード用、ICカード用等の回路基板としては、一般に多層リジッド回路基板が使用されている。このような多層リジッド回路基板は、例えば図10に示すように、内層材として両面に回路形成されたリジッド両面銅張基材21に、外層材として片面に回路形成されたリジッド片面銅張基材24、25が、プリプレグ22、23を介して、上記両リジッド片面銅張基材24、25の回路面を外側に向けた状態で積層されている。

【0003】 また、最近では、精密電子機器等の回路基板に多層フレキシブル回路基板が使用されるようになってきている。このような多層フレキシブル回路基板は、例えば図11に示すように、内層材として両面に回路形成された両面銅張フレキシブル基材27に、外層材として片面に回路形成された片面銅張フレキシブル基材30、31が、接着剤28、29を介して、上記両片面銅張フレキシブル基材30、31の回路面を外側に向けた状態で積層されている。

【0004】

【発明が解決しようとする課題】 このような回路基板が用いられる電子機器等は、年々、小形化、高密度化が進んでおり、これに伴い回路基板もその薄形化が望まれている。この要望に応えるためには、多層リジッド回路基板20の総厚を薄くする必要がある、例えばプリプレグ22、23の厚みを薄くすることが考えられる。しかしながら、通常、プリプレグ22、23は、ガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸したものをを用いているため、厚みを薄くするには製造技術面において限界がある。しかも、プリプレグ22、23の厚みを薄くすることに伴い、絶縁抵抗や耐マイグレーション性等の電気特性が低下する。また、上記プリプレグ22、23を用いると、厚みが不均一になりやすい。

【0005】 一方、上記多層フレキシブル回路基板26は、絶縁層にフィルムを使用しているため上記総厚を多少薄くすることは可能である。しかしながら、多層フレキシブル回路基板26は、基材に腰がなく、柔軟すぎるため、総厚を薄くすると部品の実装工程においてカール

等の問題が発生し、使用しにくいという欠点を有している。また、コネクタに挿入したり、電子機器のシャシの溝に組み込んだりするのが困難となるという問題が生じる。

【0006】 この発明は、このような事情に鑑みなされたもので、絶縁体にリジッド基材とフレキシブル基材とを組み合わせることにより、多層回路基板の総厚の減少と厚みの均一化を図り、さらに絶縁抵抗やインピーダンスコントロール等の信頼性の向上を図ることのできる多層回路基板の提供をその目的とする。

【0007】

【課題を解決するための手段】 上記の目的を達成するため、この発明の多層回路基板は、両面に回路形成されたリジッド基材からなる内層材に、片面に回路形成されたフレキシブル基材からなる外層材が、接着剤を介して、上記外層材の回路面を外側に向けた状態で積層され、上記積層体の各層にまたがるスルーホールメツキ部が設けられているという構成をとる。

【0008】

【作用】 すなわち、この発明の多層回路基板は、リジッド基材からなる内層材にフレキシブル基材からなる外層材を、接着剤を介して積層するため、内層材としてリジッド基材を用いることにより全体として剛性を持たせながらも、従来用いていたプリプレグに代えて接着剤を用いることにより、その厚みを薄くすることができ、その結果、全体の薄形化が可能となる。しかも、接着剤を用いるため、その厚みの均一化が図れる。したがって、部品の実装工程においてカール等の問題が発生せず、またコネクタに挿入したり、電子機器のシャシの溝に組み込んだりするのが容易になる。さらに、回路のインピーダンスのばらつきを抑えることができ、そのコントロールが容易になるという利点もある。しかも、フレキシブル基材（例えば、ポリイミドフィルム）はリジッド基材（例えば、ガラスエポキシ）よりも耐電圧が大きいため、絶縁層（接着剤層）の厚みを薄くしてもリジッド基材と同等、もしくはそれ以上の耐電圧が得られる。

【0009】 この発明の多層回路基板は、例えばつぎのようにして製造することができる。すなわち、まず内層材としてリジッド両面銅張積層板（リジッド基材）を、また外層材として片面銅張フレキシブル基材をそれぞれ準備する。そして、上記リジッド両面銅張積層板の両面に通常の写真エッチング法またはスクリーン印刷法によつて導体回路を形成し、この回路形成されたリジッド両面銅張積層板の少なくとも片面に、接着シートをラミネートすることによつて接着剤層を形成する。ついで、上記片面銅張フレキシブル基材のベースフィルム面を上記接着剤層にラミネートする。このとき、上記接着剤層の硬化促進と脱泡のために、フラットラミネーションプレスまたはオートクレーブによつて積層を行う。そして、ドリリングまたはパンチングによりスルーホール穴

あけを施した後、通常の無電解銅メッキおよび電解銅メッキによりブレイテッドスルーホールを形成して各層の導通を可能にする。その後、テンテイング法または穴埋め印刷法によつて、上記片面銅張フレキシブル基材の回路形成とエッチングを行つてから、ソルダーレジスト処理またはフィルムカバーレイラミネーションによつて表面の保護層を形成する。

【0010】つぎに、この発明を実施例にもとづいて詳しく説明する。

【0011】

【実施例】図1はこの発明の一実施例を示すICカード用の4層回路基板1の断面図である。図において、2は両面に回路形成されたガラスエポキシ両面銅張積層板であり、このガラスエポキシ両面銅張積層板2の両面に、接着シート9、10を用いて、片面に回路形成された片面銅張ポリイミド基材14、15が積層されている。図において、17はスルーホールメッキ部で、18はカバー層である。

【0012】上記4層回路基板1は、例えばつぎのようにして製造することができる。

【0013】(1) 内層材の形成

内層材としては、ガラスエポキシ両面銅張積層板2(図2参照)が用いられる。しかも、4層回路基板1としての総厚を薄くするため、この実施例では、内層材の材料として板厚が0.1mmのガラスエポキシ両面銅張積層板(松下電工社製、R1766)が用いられる。また、このように板厚が薄いため銅箔3、4表面の研磨は化学的に行われ、例えば過硫酸アンモニウム水溶液(240g/L)が用いられる。研磨後、銅箔3、4表面(両面)にドライフィルムタイプフोटレジスト5(ダイナケム社製、ラミネーターでラミネートし、通常の写真フィルムを使つた露光と現像によつて回路パターンを形成する(図3参照)。その後、エッチングとフोटレジスト剥離によつて導体回路を形成する(図4参照)。なお、内層材の材料としては、ガラスエポキシに限るものではなく、ガラスポリイミドやガラスフッ素等の複合材料を用いることもできる。

【0014】(2) 外層材の積層

外層材としては、ポリイミドフィルム6、11と銅箔7、12を接着剤8、13で積層した片面銅張フレキシブル基材14、15が用いられる(図5参照)。上記ポリイミドフィルム6、11の厚みは12.5 μ mまたは25 μ mのものが好ましく、銅箔7、12の厚みは18~35 μ mのものが好ましい。また、両者を接着する接着剤8、13は耐熱性、耐薬品性に優れた変性エポキシ樹脂系接着剤またはアクリル樹脂系接着剤等が用いられ、その厚みは15~35 μ mのものが好ましい。

【0015】内層材と外層材の積層には、通常、Bステージ状エポキシ樹脂系またはアクリル樹脂系の接着シート9、10(日東電工社製 KX-35)が用いられ

(図5参照)、その厚みは25~50 μ mのものが望ましい。積層方法としては、まず外層材である片面銅張フレキシブル基材14、15のベースフィルムとなるポリイミドフィルム6、11面にロールラミネーター等で接着シート9、10をラミネートする。ついで、上記2枚の外層材を内層材に仮止めする。その後、フラットラミネーションプレスまたはオートクレーブによつて接着シート9、10の硬化促進と脱泡を行う。積層条件としては、温度が150~170℃、圧力が20~40Kg/cm²、積層時間は60~120分が好ましい。

【0016】(3) 穴あけとスルーホールメッキ

両外層材を内層材に積層した積層体に、NCドリリングマシンまたは金型により所望のスルーホール16の穴あけを行う(図6参照)。この際、上記積層体の表面は全面が銅箔7、12で被覆されていて表面から穴あけ位置が確認できないため、穴あけ前後のランドと穴あけ位置の検査はX線で行われる。ついで、図7に示すように、上記スルーホール16が形成された積層体に通常の無電解銅メッキと電解銅メッキによつてスルーホールメッキ処理を行い、スルーホールメッキ部17を形成する。なお、スルーホール16の信頼性を向上させるため、スルーホールメッキの前処理として予めスミア除去工程を行うことが好ましい。このスミア除去工程としてはプラズマエッチング等の物理的方法とクロム酸浸漬等の化学的方法がある。

【0017】(4) 外層材の回路形成とカバー層形成
上記スルーホールメッキ処理の完了した積層体は、その表面に通常のテンテイング法または穴埋め印刷法によつて回路パターン19が形成される(図8参照)。その後、塩化第2鉄水溶液または塩化第2銅水溶液等のエッチング液によつてエッチングを行つて導体回路が形成される(図9参照)。また、その他の回路形成方式として半田や金等でパターンメッキを行い、それをエッチングレジストとしてアルカリエッチャント等でエッチングすることも可能である。このようにしてエッチング工程の完了した上記積層体には液状のソルダーレジスト印刷またはカバーレイフィルムをラミネートすることによつてカバー層18が形成される(図1参照)。

【0018】(5) 表面処理と外形加工

上記カバー層18の形成された積層体に必要に応じてニッケル金メッキや半田レベラー等の表面処理を行い、その後、金型打ち抜きまたはルーター加工によつて外形加工を施して4層回路基板1が完成する。

【0019】このようにして得られた4層回路基板1(実施例品)の総厚と層間絶縁破壊電圧について、図10に示すようなガラスエポキシ4層回路基板20(従来例品)と対比して下記の表1に示す。

【0020】

【表1】

	実施例品	従来例品
総厚 (mm)	0.35±0.02	0.50±0.05
層間絶縁破壊電圧 (V)	5000~7000	≥7000

上記表1から、実施例品の方が従来例品よりも、総厚が薄く、かつ耐電圧性に優れることがわかる。

【0021】なお、上記実施例では、内層材の両面に外層材を積層しているが、これに限るものではなく、内層材の片面にだけ外層材を積層してもよいし、内層材に積層される外層材と接着シートの枚数を増やすことによつて、層数を増加することもできる。

【0022】

【発明の効果】以上のように、この発明の多層回路基板によれば、内層材としてリジッド基材を用いることにより全体として剛性を持たせながらも、内層材に接着剤を介して外層材を積層することにより全体の薄形化が可能となり、しかも、厚みの均一化が図れる。したがつて、部品の実装工程においてカール等の問題が発生せず、コネクタに挿入したり、電子機器のシャシの溝に組み込んだりするのが容易になる。さらに、回路のインピーダンスのばらつきを抑えることができ、そのコントロールが容易になるという利点もある。しかも、フレキシブル基材はリジッド基材よりも耐電圧が大きいため、絶縁層（接着剤層）の厚みを薄くしてもリジッド基材と同等、もしくはそれ以上の耐電圧が得られる。

【図面の簡単な説明】

【図1】この発明の一実施例を示す断面図である。

【図2】内層材を示す断面図である。

【図3】回路パターンが形成された内層材を示す断面図である。

【図4】導体回路が形成された内層材を示す断面図である。

【図5】内層材に外層材を積層した状態を示す断面図である。

【図6】スルーホールが形成された上記積層体を示す断面図である。

【図7】スルーホールメツキされた上記積層体を示す断面図である。

【図8】外層回路パターンが形成された上記積層体を示す断面図である。

【図9】外層導体回路が形成された上記積層体を示す断面図である。

【図10】従来の多層リジッド回路基板を示す断面図である。

【図11】従来の多層フレキシブル回路基板を示す断面図である。

【符号の説明】

1 4層回路基板


2 ガラスエポキシ両面銅張積層板

9, 10 接着シート

14, 15 片面銅張ポリイミド基材

17 スルーホールメツキ部

【図1】



1: 4層回路基板


2: 両面銅張積層板

9, 10: 接着シート


14, 15: 片面銅張ポリイミド基材

17: スルーホールメツキ部


【図2】




【図3】




【図4】




【図 5】




【図 6】




【图7】




【圖 8】



【圖 9】



【図 10】



【圖 1 1】

